Job Description

Sujet : Bring-up logiciel d’un SoC RISC-V prototypé sur plateforme d’émulation/FPGA, portage et optimisation d’un moteur d’inférence Transformer en C/C++, et co-design hardware/software autour du NoC Arteris

En bref

Mots-clés : Logiciel embarqué, RISC-V, Bare-metal, RTOS, Drivers, NoC, FPGA, LLM, C/C++, Hardware/Software Co-design

Compétences : Développement embarqué bas niveau, portage applicatif et profiling sur SoC prototypé

Localisation : Sophia Antipolis (06), France

Durée : 6 mois

Début : Février 2027

Rémunération : Oui

Niveau d'études : Bac +5

Possibilité d'embauche à l'issue du stage : Oui

Compétences acquises en fin de stage

Au cours de ce stage, vous développerez des compétences dans les domaines suivants :

• Bring-up d’un SoC embarqué (toolchain croisée, bootloader, environnement d’exécution).
• Développement de drivers bas niveau et validation des accès mémoire via un Network-on-Chip.
• Portage et optimisation d’un moteur d’inférence léger (C/C++) sur architecture RISC-V.
• Profiling logiciel et co-design hardware/software (caches, largeur de bus, latences).
• Debug de systèmes complexes à la frontière du matériel et du logiciel (JTAG, GDB, FPGA).

Description

Rattaché(e) à l'équipe Advanced Engineering, au sein du département R&D, vous réaliserez le bring-up logiciel d’un SoC RISC-V prototypé sur plateforme d’émulation ou de prototypage FPGA, puis porterez et optimiserez un moteur d’inférence de type Transformer écrit en C/C++.

En étroite collaboration avec l’équipe matérielle, vous ferez le pont entre le hardware custom (NoC Arteris, accélérateurs, mémoire) et l’application IA. L’objectif est d’obtenir une chaîne logicielle opérationnelle, d’exécuter une inférence réduite sur le prototype, et de quantifier les goulots d’étranglement côté logiciel pour nourrir les choix architecturaux.

Le poste est basé à Sophia Antipolis (06). Vous intégrerez une équipe d'experts en développement logiciel et en conception de circuits intégrés au sein de la direction Advanced Engineering d'Arteris.

Responsabilités

Votre mission consistera à :

• Mettre en place la toolchain de compilation croisée (GCC/LLVM pour RISC-V).
• Développer la séquence de boot et configurer l’environnement d’exécution (bare-metal ou RTOS type Zephyr / FreeRTOS).
• Valider la communication avec la carte FPGA via les sondes de debug (JTAG, OpenOCD, GDB).
• Écrire les pilotes bas niveau pour configurer les IP périphériques et valider les accès mémoire via le NoC Arteris.
• Gérer les transferts asynchrones (DMA) nécessaires pour alimenter les cœurs de calcul en poids et activations.
• Porter un framework d’inférence léger en C/C++ (adaptations autour de llama.cpp ou ggml pour des modèles très réduits) sur l’architecture RISC-V du prototype.
• Optimiser les calculs critiques (multiplications matricielles) via les extensions vectorielles RISC-V (RVV) et/ou le déchargement vers des accélérateurs matériels.
• Mesurer les temps d’exécution, profiler la mémoire et remonter les besoins d’optimisation à l’équipe matérielle.

Profil recherché

Vous êtes actuellement en dernière année d'école d'ingénieurs ou en Master 2 (Bac +5), avec une spécialisation en informatique et/ou microélectronique.

Vous maîtrisez le C/C++ en environnement contraint et avez un attrait marqué pour le hardware/software co-design, ainsi que la capacité à déboguer des systèmes où l’erreur peut venir du code ou du matériel.

Compétences techniques

• Maîtrise du C et du C++ en environnement embarqué (gestion fine de la mémoire, pointeurs).
• Connaissance des architectures processeurs (assembleur RISC-V apprécié).
• Expérience avec les outils de compilation et de debug (Make, CMake, GCC, GDB).
• Familiarité avec le développement bare-metal et/ou les RTOS.
• Un plus : notions de machine learning, calculs matriciels, ou concepts de bus/NoC (AMBA AXI).
• Familiarité avec les outils de gestion de versions (Git) et de suivi de projets (Jira) est appréciée.
• Bon niveau d'anglais, indispensable pour évoluer dans un environnement international.

À propos d'Arteris

Arteris est un leader mondial des solutions de propriété intellectuelle (IP) pour les systèmes électroniques, utilisées dans l’industrie des semi-conducteurs afin d’accélérer la conception de puces hautes performances et à faible consommation énergétique.

Les technologies d’Arteris, notamment les solutions d’interconnexion Network-on-Chip (NoC), les logiciels d’automatisation de l’intégration des systèmes sur puce (SoC) et les technologies d’assurance de la sécurité matérielle, sont utilisées par les plus grandes entreprises mondiales des secteurs des semi-conducteurs et des technologies.

Elles permettent d’améliorer les performances globales, d’accroître la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.

Pour en savoir plus, rendez-vous sur arteris.com.

Avec plus de 380 collaborateurs, un siège situé dans la Silicon Valley et des bureaux à travers le monde, nous collaborons aussi bien avec des start-ups qu’avec de grands leaders technologiques pour concevoir la prochaine génération de produits électroniques.

Nous croyons en l’humain, au sens de notre mission et à l’impact de nos actions.

Rejoignez-nous et contribuez à façonner les technologies de demain.