Arteris

Principal Hardware Verification Engineer / Ingénieur Principal vérification matériel H/F

Arteris  •  €70k - €85k/yr  •  Republic of France (Onsite)  •  2 months ago
Apply
Save Job
Mark Applied Mark Interviewed Mark Offered
Hide Job Report Job
AI can make mistakes so check important info. Chat history is never stored.

Job Description

Principal Verification Engineer H/F Sophia Antipolis, France  Arteris connecte l’innovation Arteris permet aux équipes d’ingénierie et de conception des entreprises les plus innovantes au monde de connecter et d’intégrer les systèmes sur puce (SoC) qui alimentent les innovations d’aujourd’hui. Si vous avez tenu un smartphone, conduit une voiture électrique ou utilisé une télévision intelligente, vous avez déjà été en contact avec ce que nous faisons chez Arteris. Ici, l’avenir est littéralement entre vos mains — et lorsqu’il ne l’est pas, il est probablement dans un drone, un satellite ou dans le cloud d’un centre de données. Nous avons pour ambition de révolutionner la manière de concevoir les SoC, et recherchons des talents prêts à s’investir dans de nouvelles méthodologies de design et de vérification, et à développer leurs compétences à la fois en vérification digitale et en développement logiciel.  Votre rôle En tant que Principal Verification Engineer, vous jouerez un rôle clé dans le développement de la nouvelle génération de solutions IP Arteris, permettant la vérification de designs extrêmement configurables, notamment pour des architectures de type chiplet interconnect. Vous intégrerez l’équipe Advanced Engineering et contribuerez activement à définir les standards et les méthodologies de vérification de demain.  Responsabilités principales 
  • Piloter le développement de test benches avancés pour la validation des interconnexions de nouvelle génération  
  • Coordonner les activités de l’équipe d’ingénierie afin d’atteindre les objectifs de vérification  
  • Définir, documenter, développer et exécuter des tests de vérification RTL et des plans de couverture au niveau système  
  • Contribuer aux activités de vérification de performance et de vérification « power-aware »  
  • Analyser les régressions et déboguer des designs RTL en Verilog et SystemVerilog  
  • Contribuer à l’amélioration continue des processus, méthodologies et métriques de vérification  
 Profil recherché Requis 
  • 10+ ans d’expérience en design et vérification digitale SoC  
  • Solide expérience en architecture de microprocesseurs, cohérence de cache, gestion mémoire et configuration des caches  
  • Expérience dans l’amélioration des flux de vérification via des langages de programmation  
  • Forte expertise en debug de test benches RTL (Verilog, UVM, C)  
  • Expérience dans l’intégration de VIP pour la vérification au niveau bloc et système  
  • Excellentes capacités d’analyse, de communication et de travail en équipe  
  • Autonomie et capacité à travailler avec un minimum de supervision  
 Souhaité 
  • Expérience avec les protocoles Arm AMBA  
  • Expérience avec les générateurs hardware et les méthodologies associées  
 Formation Doctorat ou Master en informatique, électronique ou domaine connexe  Rémunération  Salaire de base estimé : 70 000 € à 85 000 € brut annuel.  La rémunération sera déterminée en fonction de l’expérience et de l’équité interne pour des postes similaires.    À propos d’Arteris Arteris est un leader mondial de l’IP système pour l’accélération du développement de SoC. Ses technologies Network-on-Chip (NoC) et ses solutions d’automatisation d’intégration permettent d’améliorer les performances, réduire la consommation énergétique et accélérer la mise sur le marché. Avec plus de 300 collaborateurs dans le monde et un siège en Silicon Valley, Arteris accompagne les entreprises les plus innovantes dans la conception des technologies de demain. ➡ Plus d’informations : www.arteris.com  Principal Verification Engineer H/F Sophia Antipolis, France   Arteris Connects Innovation Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system-on-chips (SoCs) that fuel modern innovation. If you’ve held a smartphone, driven an electric car, or powered up a smart TV, you’ve already come in contact with what we do at Arteris. Here, the future is quite literally in your hands—and when it isn’t, chances are it is flying overhead in a drone, a satellite, or in the cloud at a datacenter. We aim to revolutionize the way SoCs are designed and are looking for engineering talents eager to explore new design and verification methodologies and grow their expertise in both digital verification and software development.  Your Role As a Principal Verification Engineer, you will play a leading role in developing the next generation of Arteris IP solutions, enabling verification of highly configurable chiplet interconnect architectures. You will be part of the Advanced Engineering team and help shape the future of System-on-Chip design.  Key Responsibilities 
  • Lead the development of advanced test benches for next-generation interconnect validation  
  • Coordinate engineering activities to achieve verification objectives  
  • Define, document, develop, and execute RTL verification tests and coverage at system level  
  • Contribute to performance verification and power-aware verification  
  • Triaging regressions and debugging RTL designs in Verilog and SystemVerilog  
  • Improve and refine verification processes, methodologies, and metrics  
 Experience & Qualifications Required 
  • 10+ years of experience in SoC digital design and verification  
  • Strong background in microprocessor design, cache coherency, memory ordering, and cache configuration  
  • Experience improving verification flows using software programming languages  
  • Strong RTL (Verilog) and UVM/C test bench debugging skills  
  • Experience integrating vendor-provided VIPs for unit and system-level verification  
  • Excellent problem-solving, communication, and teamwork skills  
  • Self-driven, able to work with minimal supervision  
 Desired 
  • Experience with Arm AMBA protocols  
  • Experience with digital hardware generators and related methodologies  
 Education PhD or Master’s degree in Computer Science or related field  Salary Estimated Base Salary:  €70,000 to €85,000 annually Your base salary will be determined based on your experience, and internal pay equity for similar roles.    About Arteris Arteris is a leading provider of system IP for accelerating system-on-chip (SoC) development. Its Network-on-Chip (NoC) interconnect IP and SoC integration automation technology enable higher performance, lower power consumption, and faster time-to-market. With over 300 employees worldwide and headquarters in Silicon Valley, Arteris supports companies from startups to global leaders in building next-generation electronic products. ➡ Learn more: arteris.com  
Arteris

About Arteris

Arteris (Nasdaq: AIP) Arteris is a global leader in system IP used in semiconductors to accelerate the creation of high-performance, power-efficient silicon. Arteris network-on-chip (NoC) interconnect IP and system-on-chip (SoC) integration automation software are used by the world’s top semiconductor and technology companies to improve overall performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster. Learn more at arteris.com.

Industry
Hardware & Semiconductors
Company Size
201-500 employees
Headquarters
Campbell, CA
Year Founded
2004
Website
arteris.com
Social Media