Directeur Ingénierie Conception & Vérification Hardware (H/F)

Localisation : Montigny-le-Bretonneux, France

Arteris connecte l’innovation.

Notre technologie aide les entreprises les plus visionnaires au monde - des startups aux leaders du Fortune 500 - à concevoir des semi-conducteurs plus intelligents et plus rapides, notamment des SoC et des chiplets. De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain.

Votre rôle en tant que Directeur(trice) Ingénierie Conception & Vérification Hardware chez Arteris

Vous dirigerez les activités de conception et de vérification hardware pour des solutions avancées de System IP et d’interconnexion SoC.

Vous piloterez l’architecture, la conception RTL, la stratégie de vérification, l’exécution des projets, le développement des équipes et l’innovation autour d’IP semi-conducteurs hautement configurables et haute performance.

Responsabilités clés

• Diriger les équipes de conception et de vérification hardware développant des solutions avancées d’interconnexion SoC

• Définir les architectures, méthodologies de conception et stratégies de vérification pour des IP complexes et configurables

• Superviser le développement RTL, la vérification basée sur UVM, les régressions, le débogage et l’atteinte des objectifs de couverture

• Piloter l’exécution de la roadmap produit, la qualité des livrables, les performances, les plannings et l’amélioration continue

• Mettre en place des flux de conception et de vérification scalables, ainsi que des outils d’automatisation, indicateurs et bonnes pratiques

• Collaborer étroitement avec les équipes Product Management, Applications Engineering, les clients et la direction

• Recruter, accompagner, encadrer et développer des managers ainsi que des experts techniques seniors

• Favoriser l’innovation via les brevets, publications, activités de recherche et explorations technologiques

Ce que vous apportez

• Plus de 15 ans d’expérience en conception digitale et/ou vérification pour des produits SoC ou IP

• Expérience confirmée en management d’équipes d’ingénieurs seniors et/ou de managers

• Expertise approfondie en conception RTL et vérification utilisant Verilog/SystemVerilog et UVM

• Excellente maîtrise des flux SoC/IP incluant architecture, RTL, vérification, synthèse, timing et gestion de la consommation

• Expérience avec les outils EDA de Cadence, Synopsys et/ou Siemens

• Connaissance des protocoles d’interconnexion tels qu’AMBA, AXI, CHI, PCIe, CXL ou équivalents

• Forte capacité d’exécution, excellentes compétences en communication et leadership transverse

• Maîtrise courante du français et de l’anglais

Bonus si vous avez

• Expérience avec les architectures Network-on-Chip (NoC), les IP d’interconnexion ou les systèmes cohérents cache

• Expérience en modélisation SystemC/TLM ou analyse de performances

• Connaissance des architectures CPU ARM ou RISC-V

• Expérience de management d’équipes R&D internationales ou distribuées

• Contributions reconnues via brevets, publications ou partenariats université-industrie

Formation

Diplôme de Master ou Doctorat en Génie Électrique, Génie Informatique, Informatique ou domaine connexe.

Rémunération estimée

70 000 € à 85 000 € brut annuel.
Votre rémunération sera déterminée en fonction de votre localisation, de votre expérience, de votre expertise et de la rémunération des employés occupant des postes similaires.

À propos d’Arteris

Arteris est un leader mondial des system IP utilisés dans les semi-conducteurs afin d’accélérer la création de silicium haute performance et économe en énergie. Les IP d’interconnexion réseau sur puce (NoC) d’Arteris et les logiciels d’automatisation de l’intégration des systèmes sur puce (SoC) sont utilisés par les plus grandes entreprises mondiales du semi-conducteur et de la technologie pour améliorer les performances globales, accroître la productivité des équipes d’ingénierie, réduire les risques, diminuer les coûts et accélérer la mise sur le marché de conceptions complexes. Découvrez-en plus sur arteris.com.

Avec plus de 300 collaborateurs basés dans la Silicon Valley et des bureaux dans le monde entier, nous collaborons aussi bien avec des startups qu’avec des leaders technologiques mondiaux afin de construire la prochaine génération de produits électroniques. Nous croyons aux personnes, à la mission et à l’impact. Rejoignez-nous et contribuez à façonner l’avenir.

Hardware Design & Verification Engineering Director

Location: Montigny-le-Bretonneux, France

Arteris connects innovation.

Our technology helps the world’s most visionary companies—from startups to Fortune 500 leaders—build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive, to the AI in the cloud, Arteris connects the innovative tech that shapes tomorrow.

What You’ll Do as a Hardware Design & Verification Engineering Director at Arteris

Lead hardware design and verification engineering for advanced System IP and SoC interconnect solutions.

You will guide architecture, RTL design, verification strategy, execution, team development, and innovation for highly configurable, high-performance semiconductor IP.

Key Responsibilities

• Lead hardware design and verification teams delivering advanced SoC interconnect IP solutions

• Define architecture, design methodologies, and verification strategies for complex configurable IP

• Oversee RTL development, UVM-based verification, regressions, debug, and coverage closure

• Drive roadmap execution, delivery quality, performance, schedule, and continuous improvement

• Establish scalable design and verification flows, automation, metrics, and best practices

• Partner with Product Management, Applications, customers, and senior leadership

• Recruit, coach, mentor, and develop managers and senior technical contributors

• Promote innovation through patents, publications, research, and technology exploration

What You Bring

• 15+ years of experience in digital design and/or verification for SoC or IP products

• Proven engineering leadership experience managing senior engineers and/or managers

• Deep expertise in RTL design and verification using Verilog/SystemVerilog and UVM

• Strong knowledge of SoC/IP flows, including architecture, RTL, verification, synthesis, timing, and power

• Experience with EDA tools from Cadence, Synopsys, and/or Siemens

• Knowledge of interconnect protocols such as AMBA, AXI, CHI, PCIe, CXL, or similar

• Strong execution discipline, communication skills, and cross-functional leadership

• Fluent French and English

Bonus Points If You Have

• Experience with Network-on-Chip (NoC), interconnect IP, or cache-coherent systems

• Experience with SystemC/TLM modeling or performance analysis

• Exposure to ARM or RISC-V CPU architectures

• Experience leading distributed or global R&D teams

• Track record of patents, publications, or university/industry partnerships

Education Requirements

Master’s degree or PhD in Electrical Engineering, Computer Engineering, Computer Science, or a related field.

Estimated Base Salary

€70 000 to €85 000 gross annually. Your base salary will be determined based on your location, experience, expertise, and the pay of employees in similar positions.

About Arteris

Arteris is a global leader in system IP used in semiconductors to accelerate the creation of high-performance, power-efficient silicon. Arteris network-on-chip (NoC) interconnect IP and system-on-chip (SoC) integration automation software are used by the world's top semiconductor and technology companies to improve overall performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster. Learn more at arteris.com.

With over 300 team members headquartered in Silicon Valley and offices around the world, we work with startups and global tech leaders alike to build the next generation of electronic products. We believe in people, purpose and impact. Join us and help shape what comes next.