Job Description

ELE

上海、北京

全职

互联网 / 电子 / 网游

职位描述

岗位职责： 1. 2.5D/3D 异构系统 SI/PI 协同仿真：负责大算力芯片 Chip-Package-Board (CPS) 联合仿真。针对 2.5D/3D 先进封装（如 CoWoS、Chiplet），开展硅中介层（Interposer）、TSV、微凸块（Micro-bump）的高频电磁场建模与 SI/PI 分析；解决多 Die 互联场景下的严重串扰、谐振及回流路径问题。 2. 大算力 PDN 与瞬态电源完整性：针对大算力 NPU 极高的功耗密度与剧烈的瞬态电流跳变（高 di/dt），构建全链路电源分配网络（PDN）模型。进行严格的 DC/AC IR-Drop 分析、电源阻抗（Z-profile）优化，指导片内/封装级去耦电容（Decap）的选型与精准布局。 3. 高速接口与 D2D 链路 Sign-off：主导 HBM (2.5D/3D 内存)、D2D (如 UCIe)、PCIe Gen5/6、112G SerDes 等超高速接口的通道建模与眼图仿真，制定布线 Rule，确保高速链路的误码率（BER）与抖动（Jitter）满足严苛规格。 4. 车规级底层电路与可靠性仿真（SPICE）：针对先进制程（5nm/3nm）下的定制 Macro（如 SRAM、MAC 阵列），主导高精度 SPICE 仿真、蒙特卡洛（Monte Carlo）及极值仿真。结合 AEC-Q100 车规要求，深度评估老化（Aging, HCI/BTI）、电迁移（EM）对电路时序和寿命的影响。 5. 电-热-力多物理场协同（核心加分/进阶职责）：针对 2.5D/3D 封装极高的热密度，建立芯片级/封装级热力学模型。开展电热协同仿真（Electro-Thermal），评估 TSV/Bump 在极端温度循环下的热应力（Stress）与基板翘曲（Warpage）风险，协同架构与封装团队优化散热底座设计

职位要求

任职要求： 1. 微电子、电磁场与微波技术、电子工程等相关专业，硕士及以上学历，8 年以上复杂芯片 SI/PI 或底层电路仿真经验。 2. 必须具备 2.5D/3D/Chiplet 先进封装或 HBM 系统的实际仿真与流片成功经验。 3. 精通业界主流 3D/2.5D 电磁场与 SI/PI 仿真工具（如 Ansys HFSS/SIwave/RedHawk, Cadence Sigrity/Clarity, ADS 等）；精通 HSPICE/Spectre 等电路仿真工具。 4. 熟悉车规级芯片可靠性标准（AEC-Q100）及先进制程下的物理效应者优先。

投递