Job Description

Context

STMicroelectronics conçoit des accélérateurs IA intégrés dans ses microcontrôleurs — le NPU Neural-ART embarqué dans le STM32N6 en est un exemple représentatif. Ces accélérateurs permettent l'inférence de réseaux de neurones directement sur le MCU cible, sous de fortes contraintes de performance, mémoire et consommation.

Pour en exploiter pleinement leur potentiel, les modèles d'IA doivent être compilés et optimisés à l'aide d'un compilateur développé en interne. Ce compilateur est aujourd'hui livré en production et utilisé activement par nos clients industriels. Dans ce contexte, vous intégrerez l'équipe en charge de cette chaîne de compilation afin d'améliorer directement l'exécution des modèles sur NPU. Ce poste est centré sur la compilation et l'optimisation de réseaux existants — il ne couvre pas l'entraînement de modèles.

Missions

1. Optimisation sur cas réels: Concevoir et intégrer de nouvelles passes d'optimisation dans le compilateur pour réduire la latence et l'empreinte mémoire sur des modèles et cas d'usage concrets. Vous bénéficiez d'une très large latitude dans vos choix d'optimisation — les décisions techniques sont prises au plus près de l'expertise.

2. Préservation de la précision à la compilation — Réduire les dégradations induites par la compilation (quantification, approximations opérateurs) pour garantir le meilleur compromis entre précision, performance et empreinte mémoire.

3. Veille et positionnement concurrentiel: Mesurer et analyser les écarts avec les solutions de référence (Arm VELA, Tenstorrent TT-Forge) pour identifier les leviers de différenciation du compilateur interne.

4. (Évolution possible) Co-design hardware/software: À mesure de votre montée en compétence sur l'architecture interne, une évolution vers des activités de hardware co-design est envisageable: participation aux décisions d'architecture en amont, en collaboration avec les équipes design.

Environnement de travail

• Équipe: ~12 personnes, collaboration quotidienne avec 3 équipes partenaires (France / Italie)

• Compilateur: Framework interne livré en production.

• Télétravail: possibilité de 2 jours/semaine en moyenne, flexibilité ponctuelle jusqu'à 4 jours

• Publications scientifiques: encouragées — l'équipe a déjà contribué à des conférences internationales (CGO, MICRO, PLDI workshop, DATE) et vous serez soutenu si vous souhaitez publier.

• Environnement & outils: Linux, CMake, Git, CI/CD

Profil recherché

• Formation & expérience: Doctorat (PhD) en compilation IA, complété par une expérience industrielle — via une thèse CIFRE ou une expérience en entreprise post-doctorat.

• Compétences requises:

- Expertise en compilation, optimisation IR et backend

- Connaissance d'au moins une architecture matérielle utilisée en inférence (NPU, accélérateurs dédiés, GPU...)

- Solide culture en réseaux de neurones (CNN, Transformers, inférence…)

- Maîtrise de C++ et Python

- Connaissance des chaînes de compilation IA: ONNX, TVM, MLIR, TFLite…

- Anglais niveau avancé (utilisation écrit comme oral sur le poste)

• Compétences appréciées:

- Profiling et benchmarking

- Architectures SIMD / vectorielles

• Ce que nous vous apprendrons:

- Contraintes spécifiques aux systèmes embarqués ST

- Framework de compilation interne

• Savoir-être

- Autonomie et rigueur dans un environnement technique exigeant

- Goût du travail en équipe et de la collaboration pluridisciplinaire, y compris à distance

Processus de recrutement

1. Entretien téléphonique — avec le responsable compilation IA (parcours & motivations)

2. Entretien équipe — rencontre avec les collègues du premier cercle

3. Test technique — exercice pratique lié aux problématiques du poste

4. Entretien RH — conditions, culture d'entreprise et perspectives