Job Description

2027校招-NPU/GPGPU验证工程师（北京/西安/上海）

北京、西安、上海

校招

正式

职位描述

岗位职责 1. 聚焦自研高端NPU/GPGPU算力内核，负责张量计算阵列、指令调度、并行流水线、片上缓存、访存控制、算力调度等核心模块的全流程验证，深度参与芯片从研发、仿真迭代到流片量产的完整过程； 2. 基于UVM验证方法论，搭建标准化、可复用的内核验证平台，依据模块规格书设计常规功能、边界场景、异常场景测试方案，独立开发测试用例、激励序列及参考模型； 3. 负责功能仿真、波形分析、日志排查，精准定位RTL功能Bug，跟进问题迭代修复，完成问题闭环；主导代码覆盖率、功能覆盖率收集与收敛，保障验证完备性； 4. 学习并维护芯片仿真编译、自动化回归测试流程，协助团队优化VCS仿真脚本、验证测试流程；配合团队完成日常版本迭代、回归测试及功能验收工作，保障芯片研发迭代高效有序推进，助力项目顺利交付。

职位要求

任职要求 1. 本科、硕士应届生、微电子、集成电路、电子信息、计算机、自动化等相关专业，认同芯片行业发展，愿意长期深耕IC验证赛道； 2. 熟练掌握Verilog/SystemVerilog语法，精通时序逻辑、状态机、流水线等数字电路核心原理；了解UVM验证体系，熟悉Testbench搭建、激励生成、覆盖率收敛等核心验证流程； 3. 熟悉Linux开发环境，掌握基础命令操作；了解Shell、Python脚本编写，可独立完成简单仿真脚本优化、批量回归任务优先； 4. 逻辑思维清晰，具备较强的问题分析和Debug排查能力，工作细心严谨、主动性强，具备良好的团队协作能力； 5. 拥有NPU/GPU/AI加速器/处理器内核相关项目、课设、竞赛或科研经历；熟练使用VCS、Verdi工具，有独立搭建UVM验证环境经验；熟悉脉动阵列、张量计算、指令流水线、Cache、片上总线等算力芯片架构者优先。

投递