Job Description

校招-FPGA工程师上海校招正式数字技术 - 芯片研发硕士及以上2026届春季校园招聘项目职位 ID：A148615职位描述1.与ASCI IP/ASIC设计，系统，BSP和硬件平台工程师在先进工艺制成器件上合作，完成流片前以及回片后IP，子系统以及全芯片级别软件原型平台搭建（FPGA EMU EVB)和软件Validation工作，在Pre-silicon，Post-silicon 阶段给BSP 提供良好的硬件调试环境，方便BSP 快速进入软件调试和开发阶段，协助芯片产品尽快从NPI进度过产爬坡阶段。
2.根据SoC 产品定义，制定针对硬件设计的软件验证方案，尤其涉及硬件底层验证用例和验证代码开发。
3.参与SoC 系统功能和单元功能验证方案，深入研究IP，子系统以及芯片设计需求和应用场景。讨论和制定IP，子系统以及芯片软件Validation计划，策略。开发针对设计需求的功能和性能用例，参与检视芯片设计在系统功能支持上的风险和漏洞。
4.负责制定流片前和回片后原型以及芯片的Bring Up计划，负责SoC产品支持的通用协议和特殊场景需求（如系统同步）涉及的硬件架构资源在芯片原型验证阶段和回片后的系统功能和效能5.用例构建，探索IP，子系统，和芯片的硬件性能边界。
5.支持项目经理、系统工程师或其他技术团队对本领域的协同需求。职位要求1.对系统基础模块（时钟、电源管理等）有较好的认知,有至少一种或者几种IP稳定性调试、性能功耗调试经验：CPU/DDR/ETH/PCIE/GPU/MIPI/UFS/USB/SPI/I2C/I2S/UART/GPIO/ENC/DEC/HDMI
具备一下2，3，4技能的任意一项：
2.具有FPGA/Prototype平台设计，集成经验，熟悉Verilog, System Verilog，在时许收敛和优化有实际经验，在FPGA 仿真，综合以及bug 定位有实际经验，熟悉或者了解高速接口IP实验室调试仪器，如示波器，协议分析仪。
3.熟悉Zebu Palladium Velocy 硬件加速器原理和集成，编译调试流程。熟悉相关平台相关综合，编译，调试技术，能快速定位问题。有实际大型SoC Emulator 搭建，使用经验，能够根4.据需求构建实际用例并联合相关组件工程师分析和解决遇到的问题。
4.熟练掌握C/C++，Shell Script，Makefile，Buildroot/Yocto等构建和自动化工具。熟悉编译原理，Linux操作系统原理，ARM架构，芯片外设工作原理。有C、C++开发和调试经验，熟悉嵌入式软件的汇编语言，调试工具，编译环境。
5.具备ASIC软件Validation，Diagnostic计划指定以及调试经验优先
6.具有丰富的驱动故障/RTOS/LINUX内核故障/应用故障解决经验；
7.强烈的责任心、自信心，工作积极主动、执行力强，具有良好的沟通能力、团队合作精神、具有独立分析问题和解决问题的能力，具有开放的心态、快速学习能力； 投递